UFFICIALE Ryzen (Zen a 14nm) Codename: Summit Ridge

Pubblicità
Eh appunto per questo la scelta di rimanere con i moduli mi sembra strana: cosa condividono? Ma no, le FPU no: mi rifiuto di crederlo. :lol:
 
I moduli quad sono evidenti nella patch Linux, il problema è capire come sono organizzati e perchè li ripropongono.
 
Lordpkappa ha detto:
I moduli quad sono evidenti nella patch Linux, il problema è capire come sono organizzati e perchè li ripropongono.
Clicca per espandere...
Secondo me saranno moduli completamente diversi da cosa ci aspettiamo. Saranno piu o meno come l'architettura big.LITTLE degli smartphone. Per esempio in un'architettura 8 Core 4 core verranno spenti quando ce poco carico e verrano accesi quando il carico lo richiede. Almeno credo. Capace che ciò che dico non é neanche lontanamente plausibile ahahah
 
Secondo techpowerup dovrebbero condividere solo la cache L3: https://www.techpowerup.com/219749/...o-32-cores-per-socket-leaked-linux-patch.html

Se così fosse alla fine "modulo" è solo un nome tecnico dato ad un gruppo di 4 core indipendenti, niente di più ;) (e in questo caso diventerebbe semplicissimo disabilitarne un paio per realizzare dei 6/12 senza particolari stravolgimenti)

@CEMT96 su pc c'era la funzione chiamata "core parcking" che più o meno faceva quello che dici (disabilitare alcuni core quando questi non servono), ma in realtà questa funzione spesso si disabilita perché rende meno reattivo il processore sui cambi di carico
Era sicuramente funzionante di default in W7, sinceramente non so se lo fosse su 8/8.1, ma su W10 ho fatto delle prove e ho notato che i cores non vanno più in parcking in automatico (senza bisogno di fare alcuna procedura manuale di "unparcking")
D'altra parte W10 ha migliorato la gestione del multicore, quindi è plausibile che abbiano preferito togliere una funzione di dubbia utilità come questa, anche perché per risparmiare energia a bassi carichi i processori moderni si auto-downcloccano in base al carico ;)
In pratica penso che abbiano preferito "dividere" i carichi piccoli su più core cloccati bassi piuttosto che "concentrarli" su un solo core (che magari si ritrova costretto a salire di frequenza per gestirli a dovere), facendo si che il processore si adatti meglio e più velocemente ai cambi di carico
 
Quindi 4 int, 4 fpu e L2 specifica per ogni core e L3 condivisa. Si potrebbe essere e non sarebbe male.
Domanda: secondo voi manterranno l'approccio del doppio scheduler per INT e FPU o faranno come Intel che ne ha 1 sia per operazioni INT che in virgola mobile?
BD ha una miglior resa con tante applicazioni aperte contemporaneamente proprio per questo.
 
CEMT96 ha detto:
Se hanno la L3 condivisa non sono poi core cosi completi secondo me...
Clicca per espandere...

Per ora non ho ancora visto un solo processore che abbia la cache L3 specifica per singolo core

Solitamente è appunto L1 e L2 per singolo core e L3 condivisa tra tutti (da questo punto di vista l'approccio AMD, se fosse confermato così, è il primo che divide, seppur solo in parte, la L3 su un massimo di 4 cores e non tra tutti quelli presenti come sono organizzate attualmente in generale :))

Ad esempio anche l'i7 5960X ha la L3 condivisa su tutti gli 8 cores:
image1.webp image3.webp
 
Lordpkappa ha detto:
Quindi 4 int, 4 fpu e L2 specifica per ogni core e L3 condivisa. Si potrebbe essere e non sarebbe male.
Domanda: secondo voi manterranno l'approccio del doppio scheduler per INT e FPU o faranno come Intel che ne ha 1 sia per operazioni INT che in virgola mobile?
BD ha una miglior resa con tante applicazioni aperte contemporaneamente proprio per questo.
Clicca per espandere...

f7009a31_AMD-Steamroller-vs-Bulldozer.webp

steamroller ha il doppio decoder ma è sempre un 4-wide che alimenta quindi 2 int e 1 fpu (bulldozer/piledriver se non sbaglio sono 3-wide)
zen invece dovrebbe sempre essere 4-wide decoder (skylake è 6-wide) ma che alimenta 1 int e 1 fpu, il collo sull'int dovrebbe quindi già li essere dimezzato

non dimenticatevi che oltre all'SMT AMD per la prima volta utilizzerò le cache inclusive finalmente!
ah le cache, il tallone d'achille di amd...

ps. chissà che excavator non sia un 6-wide ma con fpu condivisa...
pps. non è così vero che la fpu di amd è così lenta, è che a parità di int ne ha la metà di quelle intel...
 
Ultima modifica da un moderatore:
Ale3Mac ha detto:
Per ora non ho ancora visto un solo processore che abbia la cache L3 specifica per singolo core

Solitamente è appunto L1 e L2 per singolo core e L3 condivisa tra tutti (da questo punto di vista l'approccio AMD, se fosse confermato così, è il primo che divide, seppur solo in parte, la L3 su un massimo di 4 cores e non tra tutti quelli presenti come sono organizzate attualmente in generale :))

Ad esempio anche l'i7 5960X ha la L3 condivisa su tutti gli 8 cores:
Visualizza allegato 194090 Visualizza allegato 194091
Clicca per espandere...
Ah io pensavo che almeno negli intel ogni cache fosse dedicata a ogni core. Madonna che figura
 
Pubblicità
Pubblicità
Indietro
Top