Esatto la DRAM memoria volatile interna del chip serve per aggiornare la mappatura, l'indice di conversione blocco logico/blocco fisico e altre funzioni di calcolo, garbage, livellamento (il tutto si chiama FTL).
Se non c'è DRAM ora c'è l'Host Memory Buffer, algoritmo che occupa un pezzetto di RAM della CPU.
Più la sovrascrizione della mappatura è veloce, più veloce (a parità di tutto) è la scrittura dei dati casuali... fino al limite fisico delle capacità del controller.
Questo è un aspetto a se, diverso dal crollo della scrittura ad un certo punto del trasferimento.
E' questo che intendi vero:
Visualizza allegato 453267
Le celle a 3bit (TLC) non sono così veloci a scrivere come le SLC o MLC. allora per mantenere semplicemente le prestazioni, i produttori hanno inserito una cache SLC. Non ha la piena velocità di scrittura di 1bit, ma aumenta le prestazioni abbastanza da saturare il sata e avere buone prestazioni negli ssd nvme, anzi si saturano anche quelli.
La cache è fatta di celle che il controller scrive con 1bit invece di 3bit, ci impiega meno a scrivere a parità di dati inseriti.
MA la cache di celle è limitata. Se è di 20GB vengono scritti circa 20GB a velocità più alta e poi la velocità crolla alla velocità propria delle celle TLC a 3bit scritti.
Durante la scrittura stessa le prestazioni possono alzarsi temporaneamente perchè nel frattempo il controller che scrive, svuota la cache e questa viene riutilizzata parzialmente.. una specie di alto/basso della velocità.
A volte poi, la primissima parte del trasferimento avviene proprio a massima velocità (lo vedi anche sopra).
E' dovuto alla coda di comandi che ancora non saturano i canali e quindi sono scritti subito.
Se hai un file da 1MB o 30 GB il controller lo assimila in blocchi da 4K o 512e byte, tutti questi pezzi da scrivere formano una coda, tipo la coda di stampa della stampante. Ma mentre la stampante può stampare 1 foglio alla volta, il controller è collegato con più canali e può scrivere parallelamente su più chip quando la coda è tanta... fino al punto che la coda è troppa anche per essere scritti dati in parallelo.
