PROBLEMA progetto VHDL

Pubblicità

crumb_er

Nuovo Utente
Messaggi
10
Reazioni
0
Punteggio
25
Salve a tutti sto lavorando su un progetto in vhdl ma sono ancora alle prime armi.
Sto implementando un modulo che acquisisce dei dati da una memoria in maniera sequenziale ovvero invia l'indirizzo della cella che si vuole leggere alla memoria e questa restituisce il contenuto della cella.
Ho pensato di utilizzare un contatore che aumenta progressivamente il numero dell'indirizzo e lo invia alla memoria tuttavia il mio problema è che in un solo ciclo di clock devo leggere più celle di memoria e non so quindi come implementare il contatore che non deve essere dipendente dal segnale di clock.
Avete idee? grazie in anticipo.
 
Ultima modifica:
Pubblicità
Pubblicità
Indietro
Top