PROBLEMA Pipeline e larghezza di banda del processore.

[fan89]

salve, supponiamo di avere un microprocessore con architettura risc, 8 stadi di pipeline e un clock di 2 Ghz , ed si supponga di lavorare in condizioni ideali. Vogliamo indicare l' ampiezza di banda del microprocessore (in MIPS) nell' ipotesi in cui la lunghezza della pipeline si riduca a 6 stadi:

l' ampiezza di banda si calcola in MIPS 1000/T: T= 0,5, quindi il risultato sarà 1000/0,5=2000.

Ma la diminuzione degli stadi della pipeline non incide sull' ampiezza di banda del processore?

 

[1nd33d]

Non ho ben capito che tipo di calcolo fai o che ragionamento segui, ma intuitivamente direi che la portata di una pipeline non necessariamente è modificata dal numero di stadi se tutti gli stadi richiedono lo stesso tempo.

 

[fan89]

Ciao 1nd33d, per quello che sò la portata della pipeline non la si decide in base all' istruzione più lunga. Cioè si adatta la pipeline in modo che anche le istruzioni che hanno una velocità di esecuzione relativamente breve siano eseguite effetivamente nel loro reale tempo di esecuzione; perciò il loro tempo di esecuzione non dipenda dal tempo di esecuzione delle istruzioni più lunghe. Comunque nel esercizio non ho fatto altro che calcolarmi l' ampiezza di banda usando come unità di tempo i MIPS: (10^9/T)/ 10^-6; dove T è 0,5 nanosecondi se prendiamo un processore da 2 Ghz.